Die interne Organisation eines Computers muss die Spezifikationen des Programmierungsmodels erfüllen einschließlich der folgenden Aspekte: Befehlssatzarchitektur (ISA), Gestaltung der Mikroarchitektur, Logik-Design(?) und Implementierung. Heutige fortgeschrittliche Computersysteme werden genutzt für etliche Anwendungsgebiete, wie zum Beispiel eingebettete Systeme (Embedded Systems), Automotive, Cyper-Physische-Systeme, Industrie 4.0, Optik, Teratronic, Supercomputing und Big Data.

Es gibt einige wissenschaftliche Herausforderungen denen sich die Rechnerarchitektur in der heutigen Zeit stellen muss. Abseits von Performance, Sicherheit und Zuverlässigkeit, gibt es auch noch den Paradigmenwechseln vom Einzelkernprozessor zu Multi/Mehrkernprozessor Technologien, inklusive Sicherheit, Verlässlichkeit, Zuverlässigkeit, Dark Silicon/dunkles Silizium, Low-Power und 3D-Stacking. Das Hardware/Software Interface bestimmt und übersetzt das Leistungsvermögen der zugrunde liegenden Hardware. Um die Verwendung komplexer und zukünftig heterogener Mehrkernarchitekturen für Halbleiter-Roadmaps zu vereinfachen, müssen die Tools und Methoden automatisiert werden, um die Komplexität der zugrunde liegenden Hardware für den Anwendungsprogrammierer zu verbergen. Eine Möglichkeit besteht darin, eine halbautomatische Parallelisierung für Multi- / Many-Core-Technologien anzuwenden. Diese skalierbaren Architekturen sind durch Network-on-Chip-Lösungen effizient miteinander verbunden. Sie könne­n auch heterogen sein und verschiedene Beschleuniger wie GPU- oder FPGA-Kerne umfassen. Eine weitere Option ist die Verwendung domänenspezifischer oder situations- / anwendungsbezogener adaptiver Architekturen, die für bestimmte Anforderungen optimiert sind. Hardware- / Software-Codesign von Virtualisierungsschichten wird in zukünftigen Ansätzen der Computerarchitektur, einschließlich schnellem und virtuellem Prototyping, immer wichtiger.

Skalierbare Network-on-Chip-Lösung (DFG SFB TRR89)	Twisted Pair-basierte Schnittstellenkarte der Prototyp für Timing and Fast Control (TMC) prototype entwickelt am KIT-ITIV

Major Projects:

• DFG SFB TRR89 "Invasive Computing"
• DFG Priority Program SPP 1500 "Dependable Embedded Systems"
• BMBF ARAMiS II
• EU H2020 ARGO
• The Compressed Baryonic Matter Experiment – Timing and Fast Control (TMC)

Press Reports:

• Mehrkernprozessoren für Mobilität und Industrie 4.0 (07.12.2016, KIT Presseinformation 170/2016)

Interesting Links:

• emmtrix Technologies GmbH ist eine Ausgründung des Instituts für Technik der Informationsverarbeitung (ITIV) am KIT.